загрузка...
загрузка...
На головну

Структура мікропроцесора КР580ИК80А

архітектура мікропроцесора

Тема 1

Мікропроцесор (МП) за своїми функціями еквівалентний процесору ЕОМ. Це програмно-керований пристрій, що здійснює процес обробки інформації і управління ним, побудоване на одній великій інтегральній схемі (БІС). В даний час в світі випускається понад сто типів мікропроцесорів. Така різноманітність МП визначається різним поєднанням їх характеристик, однак, будь-який з них призначений для виконання послідовних команд, передбачених програмою. Велике поширення отримав мікропроцесорний комплект БІС серії КР580, призначений для створення широкого класу засобів обчислювальної техніки і обробки інформації. На основі комплекту будуються мікроЕОМ контрольно-вимірювальних систем, мікроЕОМ для управління технологічними процесами, контролери периферійних пристроїв, побутових приладів і ігрових автоматів. МПК КР580 виконаний по n-МОП технології і напруги логічних рівнів узгоджується з ІС ТТЛ. Крім того, МП КР580 має архітектуру, по якій розробляються більш сучасні і продуктивні мікропроцесори. Під архітектурою МП розуміють його логічну організацію, яка визначається можливостями мікропроцесора по апаратної або програмної реалізації функцій, необхідних для здійснення процесу обробки інформації.

Структурна схема мікропроцесора наведено на рис. 1.1. До складу БІС входять: 8-розрядний арифметико-логічний пристрій (ALU) ', регістр ознак (RS), фіксує ознаки, що виробляються ALU в процесі виконання команд; акумулятор (А) ', регістр акумулятора (RGa), регістр тимчасового зберігання операндів (RGb) -, десятковий коректор (DAA), виконує переклад інформації з двійковій в двійковій-десяткову форму; регістр команд (IR), призначений для зберігання першого байта команди, що містить код операції; дешифратор команд (DCU), блок регістрів для прийому, видачі і зберігання інформації в процесі виконання програм, що містить програмний лічильник (PC), покажчик стека (SP), регістр адреси (PGA), шість регістрів загального призначення (В, С, D, Е, Н, L) і допоміжні регістри (Wn Z); схема управління і синхронізації (CU), формує послідовність керуючих сигналів для роботи ALU і блоку регістрів; 16-розрядний буферний регістр адреси (ВА) -, 8-розрядний буферний регістр даних (BD), двонаправлений мультиплексор (MU X) для обме
 на операндами і результатами операцій між ALU і блоком регістрів по внутрішній шині даних.

Мал. 1.1.

програмний лічильник призначений для зберігання поточного адреси команди, автоматично збільшується в процесі виконання команди на 1, 2 або 3 в залежності від формату виконуваної команди.

покажчик стека містить адресу вершини стека, а сам стек може використовувати будь-яку зону оперативного пам'яті (ОЗП) до 64К байт або спеціальне ЗУ, адресується сигналом STACK. Вміст покажчика стека зменшується на 2, коли дані завантажуються в стек, і збільшується на 2, коли дані витягуються з стека.

Мікропроцесор має 16-розрядний трехстабільний канал адреси А (15-0), 8-розрядний двонаправлений трехстабільний канал даних D(7-0), чотири вхідних і шість вихідних висновків управління. МП забезпечує адресацію зовнішньої пам'яті обсягом до 64К байт, а також адресацію 256 пристроїв введення і 256 пристроїв виведення.

Призначення вхідних, вихідних і керуючих сигналів МП наведені при описі висновків мікросхеми в табл. 1.1.


Таблиця 1.1.Опис висновків мікросхеми

 позначення висновків  номери контактів  призначення висновків
 А (15 - 0)  25; 26; 27; 29; 30; 31; 32; 33; 34; 35; 1; 40; 37; 38; 39; 36  Трехстабільная 16-розрядна шина адреси
 D (7-0)  10: 9; 8; 7; 3; 4; 5; 6  Двонаправлена трехстабільная 8-розрядна шина даних
 WR  Вихід сигналу «видача» - напруга L-рівня вказує на видачу байта інформації на шину D (7-0) для запису в ЗУ або пристрій введення-виведення (УВВ)
 DBIN  Вихід сигналу «прийом» - напруга Н-рівня вказує на прийом з шини D (7 - 0) байта інформації, виданого ЗУ або УВВ
 INTE  Вихід сигналу «дозвіл переривання»
 INT  Вхід сигналу «запит на переривання»
 HLDA  Вихід сигналу «підтвердження захоплення» - напруга H-рівня вказує на переклад шин адреси і даних МП в високоімпедансное стан
 HOLD  Вхід сигналу «захоплення» - напруга H-рівня вказує на запит іншими пристроями системи на управління шинами системи
 WAIT  Вихід сигналу «очікування» - напруга H-рівня вказує на стан очікування МП
 READY  Вхід сигналу «готовність» - напруга H-рівня вказує на готовність даних на шині D (7 -0) до введення в МП або на готовність зовнішніх пристроїв до прийому інформації, служить для синхронізації мікропроцесора з ЗУ або УВВ
 SYNC  Вихід сигналу «синхро» - напруга H-рівня ідентифікує початок кожного машинного циклу
 CLKI  Вхід фази 1
 CLK2  Вхід фази 2
 RESET  Вхід установки 0 - установка лічильника команд в нуль, скидання тригерів дозволу переривання і захоплення шин
 ubc  Напруга живлення (+12 В)
 Ucc  Напруга живлення (+5 В)
 ubs  Напруга живлення (-5 В)
 GND  Напруга живлення (0 В)
Примітка: L-рівень-низький логічний рівень: H-рівень - високий логічний рівень
Вступ «-- попередня | наступна --» Система команд мікропроцесора КР580ИК80
загрузка...
© om.net.ua