загрузка...
загрузка...
На головну

шина управління

Дивіться також:
  1. III. Згідно ст. 3 Конституції РФ народ здійснює владу безпосередньо, через органи державної влади та через органи місцевого самоврядування.
  2. PR в органах місцевого самоврядування.
  3. Адміністративна школа управління. А. Файоль (1841-1925) як засновник адміністративної школи.
  4. Активний стиль управління.
  5. Апарат ЦК КПРС в системі управління.
  6. Афінська демократ респ в 5 в до н. е. Реформи Ефіальт і Перікла. Система демократичної влади і управління. Афінський морський союз.
  7. Квиток 22. Павло I. Основні принципи та ідеї управління.
  8. В системі державних органів розрізняли центральні та місцеві органи управління. Великими містами управляли намісники царя.
  9. Зовнішнє середовище, облік її впливу на модель управління - один з найважливіших вкладів системного підходу в науку управління.
  10. Вищі органи держуправління.
  11. Державний устрій Росії в XVII ст. Початок становлення абсолютної монархії. Накази. Органи місцевого самоврядування.
  12. Державний лад, органи влади, система управління.

Шина адреси.

Призначена для передачі адреси до всіх периферійних пристроїв (як до пристроїв пам'яті, так і до портів введення / виводу). Кількість розрядів адресної шини відрізняється великою різноманітністю. Наприклад, мікропроцесор серії К580ИК80 має 16 розрядів адреси. Це можна вважати мінімальною кількістю. Процесор Intel 8086, На якому зібрано родоначальник всіх сучасних персональних комп'ютерів - IBM PC-XT, має 20 розрядів адреси. Сучасні процесори мають до 32 розрядів і більше. Від кількості розрядів шини адреси залежить, яка кількість осередків пам'яті може адресувати процесор. Процесор, який має шестнадцатіразрядний шину даних може звертатися до 216 (Тобто до 65536) комірок пам'яті. Це число називається об'ємом пам'яті. Тобто, по іншому можна сказати, що такий процесор має обсяг пам'яті в 65536 байт.

В обчислювальній техніці використовується незвичайна розмірність для вимірювання об'єму пам'яті. Число +1024 (а це 210) Байт інформації прийнято називати кілобайт. Чому 1024, а не 1000 ° Ну по-перше тому, що кількість елементів пам'яті, адресованих будь-яким мікропроцесором завжди є величиною, рівною будь-якої ступеня числа два. Наприклад, для адресації 1024 осередків для пам'яті потрібна шина адреси, що має рівно 10 розрядів. При цьому шина не буде надлишкова. Якби ми захотіли мати тільки 1000 осередків пам'яті, то для того, що б забезпечити можливість звернутися до будь-якої з них, нам все одно треба було б 10 розрядів адреси, так як при дев'яти розрядах можна звернутися тільки до 512 осередків. Тому ніхто і ні коли не робив запам'ятовує з об'ємом не рівним однієї з ступенів двійки. Логічно, що і обсяг пам'яті зручніше вимірювати в величинах, з того ж ряду.

Тому один кілобайт дорівнює 1024 байта. Один мегабайт дорівнює 1024 кілобайт. Один гігабайт дорівнює 1024 мегабайту. Ну, далі наша техніка поки що не пішла. Поки що обсяги пам'яті, реально використовуваної на сучасних комп'ютерах, не перевищують декількох гігабайт.

Для адресації портів введення / виводу використовується та ж сама шина даних. Але на відміну від режиму обміну даними з ОЗУ, при обміні з ПЗУ зазвичай використовуються тільки вісім (рідше 16) молодших розрядів тієї ж самої шини адреси. Це пов'язано з тим, що в реальному мікропроцесорної системі портів введення виведення буває набагато менше, ніж осередків пам'яті.

Ця шина не має такої ж чіткої структури, як шина даних або шина адреси. В шину управління умовно об'єднують набір ліній, що передають різні керуючі сигнали від процесора на всі периферійні пристрої і назад. Що ж це за лінії. У будь-якій шині управління обов'язково присутній лінії, що передають такі сигнали:

RD - Сигнал читання

WR - Сигнал запису

MREQ - Сигнал, ініціалізації пристроїв пам'яті (ОЗУ або ПЗУ)

IORQ -сигнал ініціалізації портів введення / виводу

Крім того, до сигналів шини управління відносяться:

READY - Сигнал готовності

RESET- Сигнал скидання

І ще кілька спеціальних сигналів, про які ми поговоримо пізніше.

У даній книзі ми будемо розглядати просту мікропроцесорну систему, що має Восьмирозрядних шину даних і шестнадцатіразрядний шину адреси.

Розглянемо докладніше, як працює мікропроцесорна система, зображена на рис. 28. В основному режимі роботи, всієї мікропроцесорної системою управляє центральний процесор (CPU). При цьому він може виконувати чотири основних операції: читання з комірки пам'яті, запис в комірку пам'яті, читання з порту і запис в порт.

Для того, що б прочитати байт з комірки пам'яті, процесор спочатку встановлює на шині адреси адресу потрібної комірки. Потім він встановлює сигнал MREQ в активний стан (Лог. 0). Цей сигнал надходить на пристрої пам'яті і служить дозволом для їх роботи. При цьому сигнал IORQ залишається рівним лог. 1. Тому порти введення / виводу мікропроцесорної системи не активні.

В наступний момент часу процесор переводить в активний стан сигнал RD. Цей сигнал надходить як на пристрої пам'яті, так і на порти введення / виводу. Однак порти не реагують на нього, так як вони відключені високим рівнем сигналу IORQ. Пристрій пам'яті навпаки, отримавши сигнали RD і MREQ, видає на шину даних байт інформації з тієї комірки пам'яті, адреса якої надходить на нього по шині адреси.

Процес запису даних в пам'ять відбувається в наступній послідовності: Спочатку центральний процесор виставляє на адресну шину адресу потрібної комірки пам'яті. Потім на шину даних він виставляє байт, призначений для запису в цей осередок. Після цього активізується сигнал MREQ, що дозволяє доступ до модуля пам'яті. І вже потім процесор встановлює сигнал WR в активну (лог. 0) стан. За цим сигналом відбувається запис байта в комірку пам'яті, адреса якої присутній на шині адреси.

Деякі види пам'яті працюють дуже повільно. Вони можуть не встигнути видати інформацію або зробити її записати так швидко, як це здатний зробити центральний процесор. Для узгодження роботи повільних пристроїв пам'яті з швидкими процесорами існує сигнал READY (готовність). Відразу після того, як процесор встановить сигнал читання або запису в активний стан, пристрій пам'яті встановлює сигнал READY в пасивний стан (лог. 0). Такий рівень сигналу означає, що зовнішній пристрій не готове, тобто ще не виконало команду. Сигнал READY надходить на процесор, і він переходить в режим очікування. Коли пристрій пам'яті виконає команду, воно встановить сигнал в активний стан (лог. 1). Процесор, отримавши цей сигнал, відновлює роботу. Сигнал READY застосовується і в разі роботи з повільними портами введення / виведення.

Операції читання і записи з портами введення / виведення відбуваються аналогічно операціям читання / запису з ОЗУ. Різниця лише в тому, що замість сигналу MREQ, в активний стан переходить сигнал IORQ, що дозволяє роботу портів.

Як видно зі схеми (рис. 24), до однієї системної шини можуть підключатися кілька модулів пам'яті, а так само кілька портів. Всі пристрої до всіх шинам підключаються паралельно. Як же відбувається, що процесор записує інформацію в той модуль пам'яті, в який потрібно і при цьому він не потрапляє в інші модулі? Для цього в кожен модуль пам'яті вбудований спеціальний дешифратор. На нього подаються сигнали старших розрядів адресної шини. Далі, за допомогою внутрішніх перемичок, для кожного модуля вибирається свій діапазон адрес з таким розрахунком, що б модулі займали різні не перетинаються діапазони. Для того, що б це було зрозуміліше, припустимо, що ми маємо чотири модулі пам'яті по шістнадцять осередків в кожному. Для адресації шістнадцяти осередків досить чотирьох розрядів адресної шини. Ще два розряду знадобляться для того, що б вибирати один з модулів. Тому чотири молодших розряду шини даних (D0..D3) подаються на всі модулі пам'яті паралельно і використовуються для вибору одного з осередків в модулі. Наступні два розряду (D4, D5) подаються на дешифратори вибору модуля. Такі модулі ще називають банками пам'яті. Перемички в обираних модулях при цьому потрібно встановити так, що б перший модуль (банк пам'яті) активізувався тоді, коли розряди D4, D5 візьмуть значення 002. У другому модулі перемички повинні бути встановлені в положення, при якому модуль буде активізуватися якщо D5, D5 візьмуть значення 012. Третій модуль активізується при D4, D5 = 102, А четвертий за 112. При такому способі включення модулів пам'яті перший банк пам'яті буде займати в адресному просторі адреси з 0000002 по 0011112. Другий банк - адреси з 0100002 по 0111112. Третій - з 1000002 по 1011112. І четвертий - з 1100002 по 1111112. Таким чином, процесор зможе звертатися до будь-якому осередку будь-якого банку пам'яті. І при цьому всі модулі будуть підключені до всіх шинам мікропроцесорної системи паралельно.

На закінчення цієї глави необхідно сказати про ще один елемент, обов'язково присутнім в будь-який мікропроцесорної системі. Це тактовий генератор. На рис. 24 тактовий генератор для простоти не показаний. Кожна операції в мікропроцесорної системі розділена на кілька тактів. Тактовий генератор виробляє прямокутні імпульси, які надходять на спеціальний вхід мікропроцесора, а іноді і на деякі інші мікросхеми мікропроцесорної системи. Ці імпульси синхронізує всі процеси, що відбуваються в мікропроцесорної системі і, в кінцевому рахунку, визначають швидкодію всієї системи. У мікроконтролерів AT89C2051 і аналогічних йому, тактовий генератор входить до складу самої мікросхеми контролера.

Основи мікропроцесорної техніки «-- попередня | наступна --» Основні поняття і визначення.
загрузка...
© om.net.ua